本報訊?近日,復(fù)旦大學(xué)微電子學(xué)院教授周鵬團(tuán)隊針對主流電荷存儲器技術(shù),發(fā)現(xiàn)了硅基閃存技術(shù)的原理瓶頸,提供了可以應(yīng)用于硅材料的器件模型,實現(xiàn)了超快速度,為統(tǒng)一存儲器的發(fā)展提供了技術(shù)途徑。相關(guān)成果在線發(fā)表于《自然—納米技術(shù)》。
閃存自從實現(xiàn)商業(yè)化技術(shù)后,在量子隧穿機制下工作的硅基閃存編程時間一直在百微秒量級,無法實現(xiàn)對速度有較高要求的內(nèi)存級應(yīng)用。量子隧穿機制能否實現(xiàn)更快的速度,成為一個挑戰(zhàn)。
周鵬團(tuán)隊從源頭出發(fā),首次發(fā)現(xiàn)了雙三角隧穿勢壘超快電荷存儲機理,突破傳統(tǒng)經(jīng)驗束縛,獲得了內(nèi)存DRAM技術(shù)級編程速度。研究人員發(fā)現(xiàn),在存儲與擦除的工作過程中,勢壘高度決定了電荷隧穿通過的難易程度,柵耦合比決定了柵極控制電壓產(chǎn)生的電荷密度,良好界面保證了不會引入額外沾污或缺陷。
研究人員根據(jù)此超快電荷存儲原理建立了通用器件模型,設(shè)計并制備出同時具備三大要素的范德華異質(zhì)結(jié)閃存,采用工業(yè)界標(biāo)準(zhǔn)閾值漂移測試和高溫加速老化測試方案,驗證了20納秒編程時間和10年數(shù)據(jù)保持能力;并對器件進(jìn)行了理論模擬計算,實驗數(shù)據(jù)和理論模擬結(jié)果吻合一致。同時,研究人員探討了三大要素的不同程度缺失導(dǎo)致器件速度衰退的物理機制,為在硅體系中開展應(yīng)用指出了原則性的研發(fā)路徑。(黃辛)
相關(guān)論文信息:
https://doi.org/10.1038/s41565-021-00921-4
《中國科學(xué)報》 (2021-06-10 第1版 要聞)